科技

异质集成|IMEC首次量化分析证实了循序三维异质集成的优势,对下一代应用意义重大

字号+ 来源:大国重器 2017-12-08 11:09 我要评论

比利时微电子研究中心(IMEC)利用先进的5nm和3nm互补金属氧化物半导体(CMOS)技术节点,针对不同的循序三维集成(sequential-3D integration,S3D)方法首次进行了功率-性能-面积-成本(

比利时微电子研究中心(IMEC)利用先进的5nm和3nm互补金属氧化物半导体(CMOS)技术节点,针对不同的循序三维集成(sequential-3D integration,S3D)方法首次进行了功率-性能-面积-成本(PPAC)分析。

研究方法

S3D方法是被广泛认为可继续因半导体微缩所带来好处的一种有前景的替代方案。S3D涉及循序地处理的器件层与其间的隔离和互连层的垂直集成。

IMEC首次量化了5nm和3nm技术节点的各种S3D方法的PPAC优势。为了迎接S3D制造的挑战,IMEC团队在一些最关键的工艺步骤中采用了先进的技术。

在不同的S3D方法用例中,IMEC发现了异质S3D具有最大的PPAC优势,其中逻辑和存储部分被缩放到采用5nm技术,其余的不可扩展部分(模拟和I/O)采用28nm技术被制造在顶层。

研究结论

研究结果证实了循序三维异质集成方法作为异质微缩的一种可能路线的潜力,异质微缩是一种将多种晶体管架构集成在一个片上系统的新兴方法。

对于系统的不可扩展(模拟和I/O)和可扩展(逻辑和存储)部分使用不同器件层的循序三维异质集成方法,被证明具有最显著的优势。

根据隔离和堆叠的位置不同,可以定义三个级别的粒度:晶体管级(T-S3D),单元级(C-S3D)或IP块级,IP块级也称为异质S3D(H-S3D)。

H-S3D被认为是异构微缩的一个可能推动者。与传统的基于硅通孔(TSV)的三维集成技术相比,在堆叠晶体管、单元和IP模块方面,S3D通常提供更高的互连密度和更精确(光刻定义的)的对齐。

对于S3D方法,尽管晶圆成本高,但相比具有125平方毫米裸片尺寸的二维片上系统(2D-SoC)的实现,裸片成本降低了33%。

研究意义

IMEC公司技术专家Nadine Collaert表示:“我们的研究结果证明了S3D技术的潜力,这种方法有利于下一代应用硬件的实现,例如5G和人工智能。”

1.本站遵循行业规范,任何转载的稿件都会明确标注作者和来源;2.本站的原创文章,请转载时务必注明文章作者和来源,不尊重原创的行为我们将追究责任;3.作者投稿可能会经我们编辑修改或补充。

相关文章
网友点评
你感兴趣的